【ポジションサーチ・50代以上限定・即戦力】RTL設計/定年まで技術者として活躍
【ポジションサーチ・50代以上限定・即戦力】RTL設計/定年まで技術者として活躍
職種 | LSI設計 |
---|---|
勤務形態 | 正社員 |
仕事内容 | 若手人材の成長促進並びに業績拡大のため、RTL設計、論理合成の領域にてベテランエンジニアの力を求めています。 50代以上のベテランエンジニア歓迎。1800名を超える50代の以上のエンジニアが活躍しております。 大手メーカーの早期退職後、60代が近づいてからの「正社員」雇用前提となります。 ※60才以降の正社員内定提示実績多数あり 弊社定年65歳までとなりますが「手を動かす技術領域」でキャリアを終えたい方を募集します。 ※66歳以降はプロジェクト毎の契約者となりますが74歳にて就業中の実例がございます 選考はポジションサーチ型ですが「プロジェクトが決定したら採用」ということは致しません。 お人柄・ご経験を第一に内定を出させていただくスタイルの選考となります。 【経験例】 ・RTL設計、論理合成 ・FPGAまたASICの開発経験 【使用言語】 ・VHDL ・Verilog-HDL 【使用メーカー】 ・アルテラ(インテル) ・ザイリンクス(AMD) ・その他FPGAメーカー 【内定の出やすい人物像】 ・技術者としてのプライドを若手に継承する意欲のある方 ・社内若手社員との組織構成をポジティブに捉えられる方 ・技術者としての探求心を定年まで継続できる方 |
都道府県 | 千葉県 |
勤務時間 | 09:00~18:00 |
月収 | 33.3万円~66.6万円 |
jscr-77420-7
【ポジションサーチ・50代以上限定・即戦力】RTL設計/定年まで技術者として活躍
【ポジションサーチ・50代以上限定・即戦力】RTL設計/定年まで技術者として活躍
職種 | LSI設計 |
---|---|
勤務形態 | 正社員 |
仕事内容 | 若手人材の成長促進並びに業績拡大のため、RTL設計、論理合成の領域にてベテランエンジニアの力を求めています。 50代以上のベテランエンジニア歓迎。1800名を超える50代の以上のエンジニアが活躍しております。 大手メーカーの早期退職後、60代が近づいてからの「正社員」雇用前提となります。 ※60才以降の正社員内定提示実績多数あり 弊社定年65歳までとなりますが「手を動かす技術領域」でキャリアを終えたい方を募集します。 ※66歳以降はプロジェクト毎の契約者となりますが74歳にて就業中の実例がございます 選考はポジションサーチ型ですが「プロジェクトが決定したら採用」ということは致しません。 お人柄・ご経験を第一に内定を出させていただくスタイルの選考となります。 【経験例】 ・RTL設計、論理合成 ・FPGAまたASICの開発経験 【使用言語】 ・VHDL ・Verilog-HDL 【使用メーカー】 ・アルテラ(インテル) ・ザイリンクス(AMD) ・その他FPGAメーカー 【内定の出やすい人物像】 ・技術者としてのプライドを若手に継承する意欲のある方 ・社内若手社員との組織構成をポジティブに捉えられる方 ・技術者としての探求心を定年まで継続できる方 |
都道府県 | 千葉県 |
勤務時間 | 09:00~18:00 |
月収 | 33.3万円~66.6万円 |
jscr-77420-6
【ポジションサーチ・50代以上限定・即戦力】RTL設計/定年まで技術者として活躍
【ポジションサーチ・50代以上限定・即戦力】RTL設計/定年まで技術者として活躍
職種 | LSI設計 |
---|---|
勤務形態 | 正社員 |
仕事内容 | 若手人材の成長促進並びに業績拡大のため、RTL設計、論理合成の領域にてベテランエンジニアの力を求めています。 50代以上のベテランエンジニア歓迎。1800名を超える50代の以上のエンジニアが活躍しております。 大手メーカーの早期退職後、60代が近づいてからの「正社員」雇用前提となります。 ※60才以降の正社員内定提示実績多数あり 弊社定年65歳までとなりますが「手を動かす技術領域」でキャリアを終えたい方を募集します。 ※66歳以降はプロジェクト毎の契約者となりますが74歳にて就業中の実例がございます 選考はポジションサーチ型ですが「プロジェクトが決定したら採用」ということは致しません。 お人柄・ご経験を第一に内定を出させていただくスタイルの選考となります。 【経験例】 ・RTL設計、論理合成 ・FPGAまたASICの開発経験 【使用言語】 ・VHDL ・Verilog-HDL 【使用メーカー】 ・アルテラ(インテル) ・ザイリンクス(AMD) ・その他FPGAメーカー 【内定の出やすい人物像】 ・技術者としてのプライドを若手に継承する意欲のある方 ・社内若手社員との組織構成をポジティブに捉えられる方 ・技術者としての探求心を定年まで継続できる方 |
都道府県 | 神奈川県 |
勤務時間 | 09:00~18:00 |
月収 | 33.3万円~66.6万円 |
jscr-77420-5
【ポジションサーチ・50代以上限定・即戦力】RTL設計/定年まで技術者として活躍
【ポジションサーチ・50代以上限定・即戦力】RTL設計/定年まで技術者として活躍
職種 | LSI設計 |
---|---|
勤務形態 | 正社員 |
仕事内容 | 若手人材の成長促進並びに業績拡大のため、RTL設計、論理合成の領域にてベテランエンジニアの力を求めています。 50代以上のベテランエンジニア歓迎。1800名を超える50代の以上のエンジニアが活躍しております。 大手メーカーの早期退職後、60代が近づいてからの「正社員」雇用前提となります。 ※60才以降の正社員内定提示実績多数あり 弊社定年65歳までとなりますが「手を動かす技術領域」でキャリアを終えたい方を募集します。 ※66歳以降はプロジェクト毎の契約者となりますが74歳にて就業中の実例がございます 選考はポジションサーチ型ですが「プロジェクトが決定したら採用」ということは致しません。 お人柄・ご経験を第一に内定を出させていただくスタイルの選考となります。 【経験例】 ・RTL設計、論理合成 ・FPGAまたASICの開発経験 【使用言語】 ・VHDL ・Verilog-HDL 【使用メーカー】 ・アルテラ(インテル) ・ザイリンクス(AMD) ・その他FPGAメーカー 【内定の出やすい人物像】 ・技術者としてのプライドを若手に継承する意欲のある方 ・社内若手社員との組織構成をポジティブに捉えられる方 ・技術者としての探求心を定年まで継続できる方 |
都道府県 | 神奈川県 |
勤務時間 | 09:00~18:00 |
月収 | 33.3万円~66.6万円 |
jscr-77420-4
【ポジションサーチ・50代以上限定・即戦力】RTL設計/定年まで技術者として活躍
【ポジションサーチ・50代以上限定・即戦力】RTL設計/定年まで技術者として活躍
職種 | LSI設計 |
---|---|
勤務形態 | 正社員 |
仕事内容 | 若手人材の成長促進並びに業績拡大のため、RTL設計、論理合成の領域にてベテランエンジニアの力を求めています。 50代以上のベテランエンジニア歓迎。1800名を超える50代の以上のエンジニアが活躍しております。 大手メーカーの早期退職後、60代が近づいてからの「正社員」雇用前提となります。 ※60才以降の正社員内定提示実績多数あり 弊社定年65歳までとなりますが「手を動かす技術領域」でキャリアを終えたい方を募集します。 ※66歳以降はプロジェクト毎の契約者となりますが74歳にて就業中の実例がございます 選考はポジションサーチ型ですが「プロジェクトが決定したら採用」ということは致しません。 お人柄・ご経験を第一に内定を出させていただくスタイルの選考となります。 【経験例】 ・RTL設計、論理合成 ・FPGAまたASICの開発経験 【使用言語】 ・VHDL ・Verilog-HDL 【使用メーカー】 ・アルテラ(インテル) ・ザイリンクス(AMD) ・その他FPGAメーカー 【内定の出やすい人物像】 ・技術者としてのプライドを若手に継承する意欲のある方 ・社内若手社員との組織構成をポジティブに捉えられる方 ・技術者としての探求心を定年まで継続できる方 |
都道府県 | 神奈川県 |
勤務時間 | 09:00~18:00 |
月収 | 33.3万円~66.6万円 |
jscr-77420-3
【ポジションサーチ・50代以上限定・即戦力】RTL設計/定年まで技術者として活躍
【ポジションサーチ・50代以上限定・即戦力】RTL設計/定年まで技術者として活躍
職種 | LSI設計 |
---|---|
勤務形態 | 正社員 |
仕事内容 | 若手人材の成長促進並びに業績拡大のため、RTL設計、論理合成の領域にてベテランエンジニアの力を求めています。 50代以上のベテランエンジニア歓迎。1800名を超える50代の以上のエンジニアが活躍しております。 大手メーカーの早期退職後、60代が近づいてからの「正社員」雇用前提となります。 ※60才以降の正社員内定提示実績多数あり 弊社定年65歳までとなりますが「手を動かす技術領域」でキャリアを終えたい方を募集します。 ※66歳以降はプロジェクト毎の契約者となりますが74歳にて就業中の実例がございます 選考はポジションサーチ型ですが「プロジェクトが決定したら採用」ということは致しません。 お人柄・ご経験を第一に内定を出させていただくスタイルの選考となります。 【経験例】 ・RTL設計、論理合成 ・FPGAまたASICの開発経験 【使用言語】 ・VHDL ・Verilog-HDL 【使用メーカー】 ・アルテラ(インテル) ・ザイリンクス(AMD) ・その他FPGAメーカー 【内定の出やすい人物像】 ・技術者としてのプライドを若手に継承する意欲のある方 ・社内若手社員との組織構成をポジティブに捉えられる方 ・技術者としての探求心を定年まで継続できる方 |
都道府県 | 東京都 |
勤務時間 | 09:00~18:00 |
月収 | 33.3万円~66.6万円 |
jscr-77420-2
【ポジションサーチ・50代以上限定・即戦力】RTL設計/定年まで技術者として活躍
【ポジションサーチ・50代以上限定・即戦力】RTL設計/定年まで技術者として活躍
職種 | LSI設計 |
---|---|
勤務形態 | 正社員 |
仕事内容 | 若手人材の成長促進並びに業績拡大のため、RTL設計、論理合成の領域にてベテランエンジニアの力を求めています。 50代以上のベテランエンジニア歓迎。1800名を超える50代の以上のエンジニアが活躍しております。 大手メーカーの早期退職後、60代が近づいてからの「正社員」雇用前提となります。 ※60才以降の正社員内定提示実績多数あり 弊社定年65歳までとなりますが「手を動かす技術領域」でキャリアを終えたい方を募集します。 ※66歳以降はプロジェクト毎の契約者となりますが74歳にて就業中の実例がございます 選考はポジションサーチ型ですが「プロジェクトが決定したら採用」ということは致しません。 お人柄・ご経験を第一に内定を出させていただくスタイルの選考となります。 【経験例】 ・RTL設計、論理合成 ・FPGAまたASICの開発経験 【使用言語】 ・VHDL ・Verilog-HDL 【使用メーカー】 ・アルテラ(インテル) ・ザイリンクス(AMD) ・その他FPGAメーカー 【内定の出やすい人物像】 ・技術者としてのプライドを若手に継承する意欲のある方 ・社内若手社員との組織構成をポジティブに捉えられる方 ・技術者としての探求心を定年まで継続できる方 |
都道府県 | 東京都 |
勤務時間 | 09:00~18:00 |
月収 | 33.3万円~66.6万円 |
jscr-77420-1
【半導体エンジニア】経験者歓迎★充実の福利厚生/無期雇用派遣【WEB面接可】
【半導体エンジニア】経験者歓迎★充実の福利厚生/無期雇用派遣【WEB面接可】
職種 | LSI設計 |
---|---|
勤務形態 | 正社員 |
仕事内容 | 自動車メーカーや半導体メーカー、輸送機器メーカー等、大手企業の半導体プロジェクトにて、 半導体の設計・生産技術・プロセス開発など、ご自身のご経験・スキルに合った業務をお任せいたします。 【半導体設計】 ■LSI・FPGA設計・開発-仕様書の作成 ■仕様書の作成 ■機能検証 ■構築・シミュレーション・デバッグ ■Verilog、VHDLを使用した設計・開発 ■半導体の検査・評価またそのためのソフト開発 【生産技術・プロセス開発】 ■生産計画立案・実施・評価 ■製品の品質、パフォーマンスに関する課題改善 ■生産性・歩留まりなどに関する業務改善提案 ■生産ラインの構築、メンテナンス |
都道府県 | 群馬県 |
勤務時間 | 09:00~18:00 |
月収 | 27.1万円~61.8万円 |
jscr-66651-5
【半導体エンジニア】経験者歓迎★充実の福利厚生/無期雇用派遣【WEB面接可】
【半導体エンジニア】経験者歓迎★充実の福利厚生/無期雇用派遣【WEB面接可】
職種 | LSI設計 |
---|---|
勤務形態 | 正社員 |
仕事内容 | 自動車メーカーや半導体メーカー、輸送機器メーカー等、大手企業の半導体プロジェクトにて、 半導体の設計・生産技術・プロセス開発など、ご自身のご経験・スキルに合った業務をお任せいたします。 【半導体設計】 ■LSI・FPGA設計・開発-仕様書の作成 ■仕様書の作成 ■機能検証 ■構築・シミュレーション・デバッグ ■Verilog、VHDLを使用した設計・開発 ■半導体の検査・評価またそのためのソフト開発 【生産技術・プロセス開発】 ■生産計画立案・実施・評価 ■製品の品質、パフォーマンスに関する課題改善 ■生産性・歩留まりなどに関する業務改善提案 ■生産ラインの構築、メンテナンス |
都道府県 | 千葉県 |
勤務時間 | 09:00~18:00 |
月収 | 27.1万円~61.8万円 |
jscr-66651-4
【半導体エンジニア】経験者歓迎★充実の福利厚生/無期雇用派遣【WEB面接可】
【半導体エンジニア】経験者歓迎★充実の福利厚生/無期雇用派遣【WEB面接可】
職種 | LSI設計 |
---|---|
勤務形態 | 正社員 |
仕事内容 | 自動車メーカーや半導体メーカー、輸送機器メーカー等、大手企業の半導体プロジェクトにて、 半導体の設計・生産技術・プロセス開発など、ご自身のご経験・スキルに合った業務をお任せいたします。 【半導体設計】 ■LSI・FPGA設計・開発-仕様書の作成 ■仕様書の作成 ■機能検証 ■構築・シミュレーション・デバッグ ■Verilog、VHDLを使用した設計・開発 ■半導体の検査・評価またそのためのソフト開発 【生産技術・プロセス開発】 ■生産計画立案・実施・評価 ■製品の品質、パフォーマンスに関する課題改善 ■生産性・歩留まりなどに関する業務改善提案 ■生産ラインの構築、メンテナンス |
都道府県 | 埼玉県 |
勤務時間 | 09:00~18:00 |
月収 | 27.1万円~61.8万円 |
jscr-66651-3